对比实验

1. 初级 VCC 对 GNDA 以及次级 VISO 对 GNDB 的 PCB拼接电容各为约 500pF(参考图 2 和图 10)。 分立器件只有 10μF 储能电容， 无去耦电容， 辐射测试结果如下图 16;

2. 初级 VCC 对 GNDA 以及次级 VISO 对 GNDB 的 PCB拼接电容各为约 400pF+400pF(参考图 2 和图 10)。分立器件只有 10μF 储能电容， 无去耦电容， 辐射测试结果如下图 17;

3. 初级 VCC对 GNDA 以及次级 VISO 对 GNDB 的 PCB 拼接电容各为约 400pF+400pF。 分立器件除了 10μF储能电容外， 加入 10nF+470pF 去耦电容， 参考图18， 辐射测试结果如下图 19;

4. 初级 VCC对 GNDA 以及次级 VISO 对 GNDB 的 PCB 拼接电容各为约 400pF+400pF。 分立器件除了 10μF储能电容外， 加入型号为 FBG1005-601Y 的磁珠，参考图 20， 辐射测试结果如下图 21。

实验表明：

1． 初级地 GNDA 和次级地 GNDB 的 PCB 拼接电容对30MHz-1GH 整体频段内的辐射有大幅度的改善， 约降低 20dBμ V/m;

2． 初级 VCC对 GNDA 以及次级 VISO 对 GNDB 的 PCB 拼接电容 30MHz-1GH 整体频段的辐射有大幅度的改善， 约降低 10dBμ V/m;

3． 初级 VCC对 GNDA 以及次级 VISO 对 GNDB 的分立器件去耦电容 10nF 和 470pF 对 150MHz 处的辐射约降低 20 dBμ V/m，对其他频段也有不同幅度的改善；

4． 型号为 FBG1005-601Y 的磁珠对 70MHz 处的辐射约降低 3dBμ V/m。

示例

综上所述，下面是CA-IS3092W的4层PCB的布线实例。PCB长和宽都为99mm，厚度为1.0mm。第一层信号层和第二层信号层之间的绝缘层厚度为0.2mm，第二层和第三层之间的绝缘层厚度为0.465mm，第三层和第四层信号层之间的厚度为0.2mm。初级地GNDA和次级地GNDB的拼接电容约为180pF；VCC对GNDA以及VISO对GNDB的拼接电容约为400pF+400pF；做了相应的边缘防护。PCB的各个层布线如下所示。FBL1和FBL2选取型号为FBG1005-601Y的磁珠，C2和C5分别选取10μF，C3、C6和C4、C7分别选取10nF和470pF，测试结果如图21所示，满足EN55032的classA类辐射标准，比其限值低了10.4dBμV/m。

总结

以上提出了抑制辐射干扰的方法，总结如下：

1.初级地 GNDA 和次级地 GNDB 之间的 PCB 拼接电容对抑制辐射的作用比较大， 其拼接电容的好坏将直接决定整体辐射水平的高低；

2. 初级 VCC 对 GNDA 以及次级 VISO 对 GNDB 的 PCB 拼接电容对抑制辐射的作用也很大， 分立器件的供电电容和耦合电容的摆放位置、选型及 PCB 布线对辐射的影响相对比较关键；

3.边缘防护的设计以及磁珠的合理选用可进一步降低辐射干扰。