发帖
回复
[资料]
分享推荐Everspin代理256Mb ST-DDR3自旋转移扭矩MRAM
682
查看
1
回复
楼主
分享到：
Everspin公司型号EMD3D256M08/16B 256Mb DDR3自旋转移扭矩MRAM（STT-MRAM）是非易失性存储器，在DDR3速度下具有非挥发性和高耐久性。该设备能够以高达1333MT /秒/引脚的速率进行DDR3操作。它的设计符合所有DDR3 DRAM功能，包括设备端接（ODT）和内部ZQ校准，但具有数据持久性和极高的写周期耐久性的优点。借助Spin-Torque MRAM技术，不需要刷新单元，从而大大简化了系统设计并减少了开销。
所有控制和地址输入均与一对外部提供的差分时钟同步，输入锁存在时钟交叉点。 I / O与一对双向选通脉冲（DQS，DQS）同步。该器件使用RAS / CAS多路复用方案，并在1.5V下工作。
特征
•非易失性256Mb（32Mb x 8，16Mb x 16）DDR3
•支持标准DDR3 SDRAM功能
•VDD = 1.5v +/- 0.075v
•高达667MHz fCK（1333MT /秒/针）
•页面大小为512位（x8）或1024位（x16）
•设备上终止
•片上DLL将DQ，DQS，DQS转换与CK转换对齐
•所有地址和控制输入均在时钟的上升沿锁存
•突发长度为8，可编程突发斩波长度为4
•标准10x13mm 78球（x8）或96球（x16）BGA封装
DDR3 DRAM兼容性
Everspin DDR3自旋扭矩MRAM与JEDEC标准JESD79-3F中定义的DRAM操作的DDR3标准完全兼容。
•自旋扭矩MRAM是非易失性存储器。无论何时出于任何原因断开设备电源，已关闭/预充电存储区中的所有数据都将保留在内存中。
•在某些情况下，命令时间会有所不同。
•DDR3标准适用于高于256Mb的密度，从而导致寻址和页面大小差异。
•突发类型/突发顺序仅支持CA <2：0 = 000或100的连续突发类型。请参见第30页的“突发长度，类型和顺序”。
基本功能
DDR3 STT-MRAM是内部配置为八存储区RAM的高速自旋扭矩磁阻随机存取存储器。它使用8n预取架构来实现高速操作。8n预取架构与旨在在I/O引脚的每个时钟周期传输两个数据字的接口相结合。DDR3 MRAM的单个读或写操作包括内部STT-MRAM内核的单个8n位宽，四个时钟数据传输以及I/O引脚上的两个相应的n位宽，半时钟周期数据传输。
对DDR3 STT-MRAM的读和写操作是面向突发的，从选定的位置开始，并按照编程的顺序继续进行八次突发长度或四次“斩波”突发。操作从激活活动命令的注册开始，然后是READ或WRITE命令。与激活命令一致注册的地址位用于选择要激活的存储体和行（[BA0：BA2]选择存储体； A0-A13选择行）；有关特定要求，与READ或WRITE命令一致的已注册地址位用于选择突发操作的起始列位置，确定是否要发出自动预充电命令（通过A10），并“即时”选择BC4或BL8模式。 （通过A12）（如果在模式寄存器中启用）。在正常操作之前，必须以预定义的方式上电并初始化DDR3 STT-MRAM。
EMD3D256M型号表
所有控制和地址输入均与一对外部提供的差分时钟同步，输入锁存在时钟交叉点。 I / O与一对双向选通脉冲（DQS，DQS）同步。该器件使用RAS / CAS多路复用方案，并在1.5V下工作。
特征
•非易失性256Mb（32Mb x 8，16Mb x 16）DDR3
•支持标准DDR3 SDRAM功能
•VDD = 1.5v +/- 0.075v
•高达667MHz fCK（1333MT /秒/针）
•页面大小为512位（x8）或1024位（x16）
•设备上终止
•片上DLL将DQ，DQS，DQS转换与CK转换对齐
•所有地址和控制输入均在时钟的上升沿锁存
•突发长度为8，可编程突发斩波长度为4
•标准10x13mm 78球（x8）或96球（x16）BGA封装
DDR3 DRAM兼容性
Everspin DDR3自旋扭矩MRAM与JEDEC标准JESD79-3F中定义的DRAM操作的DDR3标准完全兼容。
•自旋扭矩MRAM是非易失性存储器。无论何时出于任何原因断开设备电源，已关闭/预充电存储区中的所有数据都将保留在内存中。
•在某些情况下，命令时间会有所不同。
•DDR3标准适用于高于256Mb的密度，从而导致寻址和页面大小差异。
•突发类型/突发顺序仅支持CA <2：0 = 000或100的连续突发类型。请参见第30页的“突发长度，类型和顺序”。
基本功能
DDR3 STT-MRAM是内部配置为八存储区RAM的高速自旋扭矩磁阻随机存取存储器。它使用8n预取架构来实现高速操作。8n预取架构与旨在在I/O引脚的每个时钟周期传输两个数据字的接口相结合。DDR3 MRAM的单个读或写操作包括内部STT-MRAM内核的单个8n位宽，四个时钟数据传输以及I/O引脚上的两个相应的n位宽，半时钟周期数据传输。
对DDR3 STT-MRAM的读和写操作是面向突发的，从选定的位置开始，并按照编程的顺序继续进行八次突发长度或四次“斩波”突发。操作从激活活动命令的注册开始，然后是READ或WRITE命令。与激活命令一致注册的地址位用于选择要激活的存储体和行（[BA0：BA2]选择存储体； A0-A13选择行）；有关特定要求，与READ或WRITE命令一致的已注册地址位用于选择突发操作的起始列位置，确定是否要发出自动预充电命令（通过A10），并“即时”选择BC4或BL8模式。 （通过A12）（如果在模式寄存器中启用）。在正常操作之前，必须以预定义的方式上电并初始化DDR3 STT-MRAM。
EMD3D256M型号表
| Density | Org. | Part Number | Voltage | Speed | Temp Rating | Package |
|---|---|---|---|---|---|---|
| 256Mb | 16Mb x 16 | EMD3D256M16G2-150CBS1T | 1.5v +/- 0.075v | 667 | Commercial | 96-BGA |
| 256Mb | 16Mb x 16 | EMD3D256M16G2-150CBS1R | 1.5v +/- 0.075v | 667 | Commercial | 96-BGA |
| 256Mb | 16Mb x 16 | EMD3D256M16G2-150CBS2T | 1.5v +/- 0.075v | 1333 | 0-85 | BGA |
| 256Mb | 32Mb x 8 | EMD3D256M08G1-187CBS2T | 1.5v +/- 0.075v | 1066 | 0-85 | BGA |
| 256Mb | 32Mb x 8 | EMD3D256M08G1-150CBS2T | 1.5v +/- 0.075v | 1333 | 0-85 | BGA |
| 256Mb | 16Mb x 16 | EMD3D256M16G2-187CBS2T | 1.5v +/- 0.075v | 1066 | 0-85 | BGA |
| 256Mb | 16Mb x 16 | EMD3D256M16G2-150CBS2R | 1.5v +/- 0.075v | 1333 | 0-85 | BGA |
| 256Mb | 32Mb x 8 | EMD3D256M08G1-187CBS2R | 1.5v +/- 0.075v | 1066 | 0-85 | BGA |
| 256Mb | 32Mb x 8 | EMD3D256M08G1-150CBS2R | 1.5v +/- 0.075v | 1333 | 0-85 | BGA |
| 256Mb | 16Mb x 16 | EMD3D256M16G2-187CBS2R | 1.5v +/- 0.075v | 1066 | 0-85 | BGA |
| 256Mb | 32Mb x 8 | EMD3D256M08G1-150CBS1 | 1.5v +/- 0.075v | 667 | Commercial | 78-BGA |
| 256Mb | 32Mb x 8 | EMD3D256M08G1-150CBS1T | 1.5v +/- 0.075v | 667 | Commercial | 78-BGA |
| 256Mb | 32Mb x 8 | EMD3D256M08G1-150CBS1R | 1.5v +/- 0.075v | 667 | Commercial | 78-BGA |
| 256Mb | 16Mb x 16 | EMD3D256M16G2-150CBS1 | 1.5v +/- 0.075v | 667 | Commercial | 96-BGA |
(0 )
(0 )
回复
举报
发表回复
版
块
导
航
块
导
航
举报
请选择举报类别
- 广告垃圾
- 违规内容
- 恶意灌水
- 重复发帖
