首页 论坛 嵌入式软件专区 FPGA/CPLD DDR2 突发读写遇到问题。

发帖 回复

回复

发帖
[讨论] DDR2 突发读写遇到问题。
865 查看
0 回复
 楼主 | 发布于 2017-10-18 | 只看楼主
分享到：
DDR2 控制器采用spartan6的硬核控制器，端口配置为128bit ，从地址单元0开始进行突发写，burst length 设为59（写60个128bit 数据进写FIFO），然后再将读地址设为0，读的突发长度也设为59，把写进去的60个128bit数据读出来。然后再从地址单元0写进去60个数。。。循环执行。
结果读出的数据 有问题。好像重复的读了写进去的数据。有做过突发读写的，可以提供个例程给我参考下啊
(0 ) (0 )

CPLD代码

相关推荐
回复 举报
  • 发表回复
    0/3000

    —
    —
    —
    版
    块
    导
    航

    举报

    请选择举报类别

    • 广告垃圾
    • 违规内容
    • 恶意灌水
    • 重复发帖

    全部板块

    返回顶部