RT1050ENET_REF 引脚解惑-融创电子社区

首页论坛原厂专区 NXP(freescale) MCU RT1050ENET_REF 引脚解惑

发帖

PCBA
53 发帖

128 回复

503 积分
私信他 + 关注

[分享] RT1050ENET_REF 引脚解惑

1120 查看

2 回复

楼主 | 发布于 2020-09-18 | 只看楼主

分享到：

RT1050ENET_REF 引脚解惑

Ø 问题

一细心的小伙伴发现在i.MXRT1050参考手册中，表40-2给出的以太网模块引脚描述里，RMII接口中的ENET_REF_CLK方向是向内的（如图1所示），但是在MIMXRT1050 EVK评估板的原理图里发现作为ENET_REF_CLK的GPIO_B1_10引脚方向标记的却是输出，是不是感觉一脸懵逼，假如原理图是正确的话，那么RMII接口的时钟源在哪儿呢？

图1ENET_REF_CLK引脚

图2ENET_REF_CLK（GPIO_B1_10）引脚

Ø 问题解决

图3为RMII时钟源接口示意图，通过将相同的时钟源接到MAC和以太网PHY的REF_CLK引脚保证两者时钟源的同步，其中共享的时钟源可以是外部的50MHz时钟源或是MCU通过Clkout引脚输出的时钟信号。

图3 RMII时钟源接口示意图

对比图2，估计大伙第一眼会很容易得出是原理图错了的结论，但其实里面是有‘玄机’的。ENET_REF_CLK的时钟源可以来自RT内部的ref_enetpll（如图4所示），且ref_enetpll可输出25、50或125 MHz的时钟信号，更关键的是ENET_REF_CLK脚还能输出来自ref_enetpll产生的时钟给外部PHY，这样的话，上图的RMII时钟源接口示意图中的时钟源就来自RT内部的ref_enetpll，这样MIXMRT1050 EVK开发板的原理图也就合理啊。