首页 论坛 嵌入式软件专区 FPGA/CPLD 要是模块中的很多有用信号被综合掉了怎么办？功能仿真没问题，时序仿真很多信号都没了

发帖 回复

回复

发帖
[求助] 要是模块中的很多有用信号被综合掉了怎么办？功能仿真没问题，时序仿真很多信号都没了
751 查看
2 回复
 楼主 | 发布于 2018-06-05 | 只看楼主
分享到：
要是模块中的很多有用信号被综合掉了怎么办？功能仿真没问题，时序仿真很多信号都没了
(0 ) (0 )
相关推荐
回复 举报

回复于 2018-08-27 沙发

可以设置属性保留不想被综合掉的信号，也可以把信号拉出一个管脚来，也不会被综合掉。
(0 )
评论 (0) 举报

回复于 2020-03-06 2#

我好像也遇到过
(0 )
评论 (0) 举报
  • 发表回复
    0/3000

    —
    —
    —
    版
    块
    导
    航

    举报

    请选择举报类别

    • 广告垃圾
    • 违规内容
    • 恶意灌水
    • 重复发帖

    全部板块

    返回顶部