首页 论坛 嵌入式软件专区 FPGA/CPLD 基于HY57V的FPGA最小系统高速SDRAM电路设计

发帖 回复

回复

发帖
[转载] 基于HY57V的FPGA最小系统高速SDRAM电路设计
625 查看
2 回复
 楼主 | 发布于 2020-05-19 | 只看楼主
分享到：
基于HY57V的FPGA最小系统高速SDRAM电路设计

高速SDRAM

SDRAM可作为软嵌入式系统的(NIOS II)的程序运行空间，或者作为大量数据的缓

冲区。SDRAM是通用的存储设备，只要容量和数据位宽相同，不同公司生产的芯片

都是兼容的。

常用的有HY57V系列、三星K4S系列和美光MT48LC系列。

(0 ) (0 )
相关推荐
回复 举报

回复于 2020-05-19 沙发

感谢分享
(0 )
评论 (1) 举报

回复于 2020-05-31 2#

感谢分享！！！点击关注我，相互学习，共同进步。有疑问可留言
(0 )
评论 (1) 举报
  • 发表回复
    0/3000

    —
    —
    —
    版
    块
    导
    航

    举报

    请选择举报类别

    • 广告垃圾
    • 违规内容
    • 恶意灌水
    • 重复发帖

    全部板块

    返回顶部