【华为海思招聘】：数字芯片验证、设计、后端、工程师校园/社会招聘-融创电子社区

首页论坛职场交流人才招聘【华为海思招聘】：数字芯片验证、设计、后端、工程师校园/社会招聘

发帖

伟大的渺小
84 发帖

346 回复

1590 积分
私信他 + 关注

[转载] 【华为海思招聘】：数字芯片验证、设计、后端、工程师校园/社会招聘

2207 查看

5 回复

楼主 | 发布于 2020-03-18 | 只看楼主

分享到：

社招、校招、实习生招聘；

工作地点东莞，成都等地；

感兴趣请发送简历到1 2 5 6 5 0 9 6 4 1@q q.com，或者微信lyj91102联系；

数字芯片设计工程师：
（1）根据上游需求设计PPA最优的模块架构和方案，按照海思规范进行verilog编码，并使用spyglass/CDC等I具进行代码检查；
（2）协同EDA、FPGA原型验证定位问题并修改RTL代码bug；
（3）协同后端设计fix物理实现及时序问题；
【技能要求】：
（1）熟练使用verilog语言,熟悉常用的EDA工具能独立完成IP或模块的设计,熟悉逻辑综合及时序收敛等数字前端设计方法优先；
（2）具有积极主动的工作态度，具备良好的分析能力，解决问题能力；
数字芯片验证工程师：
（1）参与完成芯片验证策略、验证方案的编写，完成芯片验证环境开发及芯片验证的执行；
( 2 )搭建testbench进行芯片/模块仿真验证,支持FPGA/emulation验证；
(3 )严格遵循开发流程、模板、标准和规范，确保开发工作按时按质完成；
【技能要求】：
( 1)计算机、电子、微电子、通信等相关专业本科或者以上学历
( 2 )掌握数字电路设计基础知识，熟练掌握C、C++、 system C、system verilog语言之一，掌握per/shell/TCL脚本语言；
( 3 )有芯片EDA/FPGA验证经验者优先，有UVM/VMM等验证方法学相关经验的优先；

数字芯后端工程师：
( 1 )完成代码到网表综合/FV、MBIST/DFT插入
(2 )协同COT工程师完成芯片Tape Out时序收敛，支持后仿真验证
( 3 )协同设计/架构工程师完成芯片架构设计
【技能要求】：
(1)掌握数字电路设计基础知识,掌握per/shel/TCL脚本语言之一，有相关芯片物理实现工作经验者优先；
(2)具有积极主动的工作态度，具备良好的分析能力，解决问题能力，沟通能力和优秀的团队协作能力；

(0 ) (0 )